把 WDM 级联（D-42/45）+ 多 qubit 读出（D-51）+ 混合巨型系统（D-52）推进到 N≥8 大规模并做性能与精度边界压测：① WDM 8 信道（间隔 1.2nm 密集 DWDM grid、gap=0.4µm 弱耦合高 XT）级联 + 插损预算；② 8-qubit 沿公共力线频率复用读出（间隔 50MHz ≫ 3κ_r=22.5MHz）；③ 联合 8×8 混合巨型系统；④ 边界压测：容量自洽（实际最大可行 N == 理论 floor(FSR/间隔)+1）、IL 级联模型余量（thru 残差累积 vs 3dB 预算）、qubit 间隔临界（dip 融合/3κ_r 失效点）、标定网格分辨率（κ_c 网格 λ 间距 25nm vs 信道间隔 1.2nm）。诚实边界：级联为解析物理模型（FSR 2D 容差 30% 已知）；性能为解析模型耗时。LLM 不进判决路径。

把 schema 0.3 固化为开放标准（社区共建起点）：`docs/ir_spec.md`（规范文档）+ `docs/ir_schema.json`（JSON Schema draft-07 机器可读）与 `lda_ir` 代码实现做零漂移校验——① Schema↔代码 kind 注册表一致（光子 6 + 量子 3 = 9 kind）；② JSON Schema draft-07 合法；③ 全 9 kind 示例 conforms；④ schema_version=0.2 遗留向后兼容；⑤ physics 物理锚 round-trip 保留（D-76 修复：to_dict/from_dict 此前丢物理锚，已修复）；⑥ validate 7 规则负例全部检出。"标准文档即真值"——第三方/社区按 spec 接入即共建 L0 标准（护城河 = 标准 + 生态 + PDK 供给）。LLM 不进判决路径。

把全部验证收敛到一条命令、一份机器可读报告（降低社区协作门槛）：`run_ci_regression.py` 自动发现 54+ smoke + harness B1-B13 统一回归（SKIP=无 GPU/numba 优雅降级，FAIL=真失败，新增 smoke 零配置纳入）；`run_perf_bench.py` 求解器性能基准（numpy→numba 加速比 + 物理一致 bit-equivalence + 历史基线漂移监控 ±30%）。实测：core 集 27 PASS / 0 FAIL（358s）；greens numpy→numba 34.7×（rel=4.8e-16 物理一致）。LLM 不进判决路径。

把伴随梯度拓扑逆设计（D-69/D-70「孔径收集场能最大化」）泛化为三类谱形目标 FOM（逼近商业 EDA adjoint 逆设计核心卖点）：①split_ratio 分束比（双输出监视器，FOM=a·log E_A+b·log E_B，优化后 FDTD 实测分束比命中 target±0.10）；②mode_match 模式匹配（目标场分布投影 FOM=proj²/‖p‖²）；③spectrum 多波长谱形（FOM=Σw_λ·FOM_λ 加权联合，设计对目标波长带整体可用）。死标量验收：adjoint vs 有限差分对拍 ≤0.15 + improvement≥1.5（分束器 1.2）+ 分束比命中。实测：50:50 分束比命中 0.498（err 0.0016）、improvement 7.1×；3 波长谱形 2.0×。诚实边界：FOM 为收集场能（T>1 聚焦增益，非功率透射）、2D TEz、窄带谱形物理窗口。LLM 不进判决路径。

把 voxel 拓扑逆设计升级为连续形状逆设计（K 控制点宽度曲线 w(x) + sigmoid 软边界，可制造性内建：宽度界 + 平滑约束 + DRC 验收）与多目标联合（多波长透射加权 FOM + Pareto 前端扫描）。形状梯度经链式 dFOM/dw=Σgeps·dε/dw 投影，FD 对拍验证。实测：形状逆设计 FOM improvement 10.3×（宽度曲线 taper 成形）；多目标 2 波长加权 8.7×（λ1.53:9.7×/λ1.57:7.7×）+ Pareto 前端 3 点。诚实边界：形状=单芯宽度曲线（分叉/多芯归拓扑域 D-80）；Pareto 为有限权重网格近似；FOM 为收集场能（T>1 聚焦增益非功率透射）。LLM 不进判决路径。

把形状逆设计（可制造性好）与拓扑逆设计（表达自由）**分层混合**：**形状主干**（宽度曲线 K 控制点，可制造内建 DRC）+ **拓扑微调带**（紧贴形状边界的 voxel 密度，概率 OR 光滑组合——"任一有材料即材料"处处可导）。联合梯度 [形状链式 ⊕ 拓扑] + 回溯线搜索。**实测：混合 imp 29.5× vs 纯形状基线 10.2×（混合增益 2.89×）**——拓扑微调带提供局部自由度大幅提升性能。死标量验收：混合梯度 FD 对拍 + improvement + **混合 ≥ 纯形状** + DRC。诚实边界：3D 形状（宽+高截面）需 3D adjoint 核（2D TEz 限制，归后续）；FOM 为收集场能（T>1 聚焦增益非功率透射）。LLM 不进判决路径。

Track A 四阶链的**笛卡尔积收敛**：参数化 ∈ {拓扑, 形状, 混合} × 目标 ∈ {单场能, 谱形目标, 多波长}——本面板 = **混合参数化 × 多波长谱形**。形状主干（宽度曲线）+ 拓扑微调带共享同一参数，多波长加权 FOM=Σw_λ·FOM_λ（固定 dl 只变 omega）；**分块归一化**（形状/拓扑各自尺度）保证拓扑带参与度。死标量验收：联合梯度 FD 对拍 ≤0.15 + 加权 improvement ≥1.5 + 各波长 ≥1.2 + **混合 ≥ 纯形状多波长基线** + DRC；Pareto 前端权重网格扫描。诚实边界：3D 形状需 3D adjoint 核；FOM 为收集场能（T>1 聚焦增益非功率透射）。LLM 不进判决路径。

Track A 纵深新线：把 adjoint 从 2D 推向 **3D Yee 交错网格**（6 分量 Ex/Ey/Ez+Hx/Hy/Hz）——更新算子**显式转置**伴随（数值 Mᵀ 随机对拍 **1e-15** 级），不依赖 torch/jax。设计域 = 平板波导（z 核心薄层）+ **宽度曲线形状** w(x)（K 控制点软边界，可制造 DRC 内建）。死标量验收：3D adjoint FD 对拍 + 形状梯度链式对拍 + improvement + DRC。诚实边界：z 截面暂均匀（截面变化归 D-85+）；FOM 为收集场能（T>1 聚焦增益非功率透射）；小 3D 域（内存/算力）。LLM 不进判决路径。

D-84 的纵深：把平板波导的 **z 截面也变成形状自由度**——宽度 w(x) × 厚度 h(x) 双曲线参数化（z 底固定 0、顶 z_top=h(x)，双 sigmoid 软边界，处处可导）。联合梯度 = [dFOM/dw ⊕ dFOM/dh]（3D Yee 显式转置链式）+ 回溯线搜索 + 双可行性投影。死标量验收：3D adjoint FD 对拍 + 截面梯度（w+h）链式对拍 + improvement + **宽度/厚度双界 DRC**。诚实边界：小 3D 域；FOM 为收集场能（T>1 聚焦增益非功率透射）。LLM 不进判决路径。

战略审计（LDA-ST-001）指出的最大缺口：3D 逆设计结果此前只有**监视器收集场能 FOM**，无端口级验收。本面板打通 **3D adjoint 逆设计 → 独立 3D CW 端口核**（S11/S21 端口功率系数）→ **双独立确认**：场能 FOM improvement ≥1.5 **且** 端口 S21 improvement ≥1.5。🔴 探针发现的物理：聚焦 FOM 与透射 S21 可能不一致（两端收窄 taper 模式失配）→ 用可制造宽度界 w_min=4 + 初始宽度 init_w=6 对齐，实测 FOM 1.88× **且** S21 1.60× 同向双过。诚实标注：S 参数为两端口功率占比（非严格模式分解）；FOM 为收集场能。LLM 不进判决路径。

生态共建地基接口：① harness 题库从 B13 扩充到 B18（5 道新物理定律锚：定向耦合器 3dB 长 / Bragg 波长 / MMI 自成像长 / 约瑟夫森临界电流 / Purcell 因子）；② 主权依赖三级分级（A 永不借 / B 借今踢后 fork Gitee / C 第一天自主）；③ 开放 PDK/器件本体 Registry 入口（社区/退休专家/晶圆厂经统一入口流入真实 PDK）。诚实边界：真实晶圆厂 NDA-PDK 对接属发动期 D-62，暂缓，不在此硬编码。

在 D-93 Registry 地基之上，向社区/退休专家/晶圆厂开放「提交入口」：① 提交器件本体（自动推断主权分级 A/B/C + 冲突感知 + 持久化贡献库 contributions.json）；② 批量导入器件 JSON；③ 提案新的物理定律锚（仅登记 pending，需代码评审 + golden 函数注册后方可纳入回归——LLM 不进判决路径）。诚实边界：真实晶圆厂 NDA-PDK 对接仍属发动期 D-62 暂缓，本入口仅登记元数据，不硬编码商业 PDK。

把 D-94 的 pending 提案闭环成「提案 → 具名人工评审（LLM 不进判决路径） → 确定性自测门禁 → 落地接入统一回归」。D-97 新增：可配置评审策略 ReviewPolicy（tol>0 / params 非空 / 值界强制 / 评审人白名单 / ORACLE 最短源码 / 严格防重 token 级 / quorum 基准，env `LDA_REVIEW_*` 可调）+ 多提案批量评审/批量落地（勾选 → 批量拒绝/批量落地）。落地实时注册进 golden（_GOLDEN_DISPATCH + _PHYSICAL_LAW）与 BENCHMARK_DEFS（自动纳入回归，零接线），并生成补丁供维护者 git 提交。落库(live) ≠ 进版本控制：权威 ORACLE 以维护者 git/PR 提交为准。

评审流端到端最后一环：把 landed 的社区 ORACLE 固化为正式版本控制补丁 + Release Notes 草稿（`lda/reports/patches/{bid}.publish.patch` + `{bid}.RELEASE.md`），形成完整生命周期「提案 → 具名人工评审 → 确定性自测 → 落地接入统一回归 → 发布」→ 维护者 `git apply` 合并。诚实边界：发布不改源文件、不做 git commit——产出补丁+发布草稿，git 提交是维护者动作；LLM 不进判决路径，发布自检=死标量门禁。

实证锚与物理定律锚并列构成验证的两道非 AI ground：harness E1-E3 实证锚题的 golden 直接来自实测语料库（跨多源可溯源），比对 = |candidate−measured| ≤ σ（死标量），LLM 永不进判决路径。种子语料为公开文献/PDK 量级；真实晶圆厂 NDA 流片实测属发动期联动，经「具名人工评审（citation=可追溯来源，无引用不予收录）→ 落库」流持续流入，落地后 harness E 题实时生效。落库(live) ≠ 进版本控制，权威语料以维护者 git 提交为准。

把 M1–M3 的通用链路框架 / 自动布线 / 四-Agent 元编排，经 链路级物理定律锚 B19（无源无增益，经 VerificationHarness 死标量比对）正式上提为 harness 一等公民。四 Agent（规划→综合→布线→验证）确定性协作，输出 GDS + 系统报告。诚实边界：链路级仅物理定律锚（缺系统级实证语料，不判 E 题）；LLM 不进判决路径。

标准 EDA 签核双闸：DRC 保证「版图可制造」，LVS 保证「版图即原理图」。版图网表从布线几何独立恢复（布线端点→端口锚点归属，不读原理图声明——才能发现「实现≠意图」）。多层版图（v0.8.25）：M1 段只接 M1 端口、跨层段端点重合自动发现 via 桥接；短路判定层叠化——同层相交才 short，跨层垂直投影重叠安全（介质隔离，多层可叠布线的物理依据）。配套 harness S9/S10 锚。LLM 不进判决路径。

同一套 IR 机器语言精确表达光子与量子器件——导出 DSL（设计意图事实源）并跑静态校验；D-40 受控升级 v0.3：量子器件（Transmon/Resonator/Coupler）全部带 PhysicsAnchor 一等字段（B9 Koch f01 / B12 λ/4 f0 / B13 耦合 J），"IR → 物理锚 → 求解器双验证"链路与光子完全一致。耦合器/分束器 IR 是 D-01 验收锚的事实源，环形 IR 是 D-03 多波长闭环的事实源。

用 LDA 亲手设计的一颗量子计算芯片：可编程 MZI 干涉仪网格——任意 N×N 酉变换可在片上实现， 是玻色采样 / 双光子干涉（HOM）/ 纠缠制备的硬件底座。
九步征程（全程在 LDA 内闭环）：M1 四模全链路签核 → M2 参数化 N×N 生成器（至 64 模）→ M3 量子态层 → M3b 真实源/探测器/开放系统 → M3c 全链路量子签核 → M4 规模对标 216 模 → M4b 时间复用与深度界 → M5 矩形 Clements 网格坐实「紧界可达」 → M5b 真实损耗预算。
核心结果：矩形网格深度 = N = 相邻耦合紧下界（紧界可达），对照三角 Reck 的 2N−3， N=216 时 429 → 216（省 213 层）；每模插损 1029.6 → 518.4 dB（省 511.2）； 酉重构保真度机器精度。
它同时逼着平台长出 9 项原本缺失的量子能力（G_Q1–G_Q9，已闭合 8 项）——这才是「吃狗粮」的意义。
🔴 本面板为只读案例：数字由闭式现算（零重计算、免登录、不跑 P&R）； 损耗/效率为设计预算口径，非流片后实测。判决位由死标量给出，LLM 不进判决路径。

用 LDA 亲手设计的一颗超导 transmon 量子计算芯片：比特 + 可调耦合器 + 读出谐振腔/馈线 + XY/Z/flux 控制线 + 阵列布线沟道——从单比特单元到 1024 比特阵列版图（32×32，10244 元件），走完 P&R → 布线路由 → 几何 DRC/LVS → 频率避撞 → 串扰/损耗预算全链路签核，并出真 GDSII。
五段征程（全程在 LDA 内闭环 · 门禁共 200 判据）：S1 单 transmon 全闭环 → S2 耦合对 → S3 N 比特阵列 P&R → S4 读出/控制 + 串扰/损耗预算 → S5 规模压力 + 真实架构要素 + 统一拓扑框架。
核心结果：f01 严格对角化 ↔ Koch 闭式 rel 0.42%；可调耦合器可关比 54.3； 全 pair 杂散 ZZ ≤ 1.0 MHz；N=4…1024 损耗预算全部达标（最小 T1 41.2 µs，目标 20 µs）； 重六边形（heavy-hex，最大度 3，对标 IBM）与方阵共用同一份 DRC/LVS 引擎。
🔴 本面板为只读案例（零重计算、免登录、不跑 P&R、不依赖任何量子 SDK）； 全部为设计期签核，非流片后实测；规模数字是版图容量，非已制备器件数。 判决位由死标量给出，LLM 不进判决路径。

用 LDA 亲手设计的一颗硅光张量核 / 光神经网络芯片：MZI mesh 干涉架构—— SVD 双网格 + 对角衰减实现任意矩阵乘法，配 DAC 下发 + TIA 读回的光电协同闭环标定， 规模经 tiling 阵列化扩展到 256×256（32640 MZI，网格保真 0.9932），并可延展到 文献最大类 800×800。
五段征程（全程在 LDA 内闭环 · 门禁共 161 判据）：M1 非酉 SVD 光计算路径 → M2 激活/量化/标定 + 精度锚 → M3 光电协同仿真（光核 + 电子接口）→ M4 规模盲 + tiling 压力测试 → M5 达国际水平（对标 Lightmatter / MIT / 清华 A 级 golden）。
核心结果：网格酉保真度 N=256 ⇒ 0.9932（规模盲，随 N 不塌缩）；tiling 局部标定增益 2.8×； EO Vπ+5% 未标定 83.3% → 闭环标定 100%。
🔴 本面板为只读案例（零重计算、免登录、不跑仿真、零外部光学 SDK）； 全部为设计&验证能力证明，非流片后实测；规模数字是设计容量，非已制备器件数； 不报任何 fabricated 能效数字。判决位由死标量给出，LLM 不进判决路径。

W2 已把光子侧「设计 → GDS → 签核 → 下载」实测贯通；本面板把平台另外两条既有真产线 一并拉通对外——电子侧（ecore）：NMOS 1T 交叉点单元阵列（DIFF/POLY/CONT/M1/VIA1/M2 层栈） → 几何 DRC + 几何 LVS → GDSII；超导量子侧：transmon 阵列（Al 膜层 + JJ + 地平面） → DRC + LVS → GDSII。
编排层 `lda_l2/d4_domains.py` 是薄薄一层：只读消费既有几何/DRC/LVS，不重造任何一环； 交付物 sha256 确定性可重建（同参数逐位一致，换参数必变）。
🔴 诚实边界：层规为公开工艺近似（非 Foundry PDK 标定值）；DRC 为 bbox 级几何近似（非多边形布尔）； verdict 属设计期签核、非实测签核 · 非流片结果；不报 TOPS/TOPS-W/fJ/op；LLM 不进判决路径。

M0：用 LDA 自家光链路设计验证链（lda_chain）把一款 2 通道 WDM 收发器从装配跑通到链路预算—— Tx = MZI 调制器（cos² 传递）× N 通道；Rx = 微环 add-drop 滤波器级联下路 + 双 GratingCoupler 耦合 + 光纤 span。两种方法独立交叉验证：① 闭式链路预算 （含前置环 thru 总线链）② lda_chain 级联引擎（信号流图精确信道波长评估）——两者逐位一致 （差 <0.05dB），证明装配接线正确。
M1（800G）：在功率预算之上补两维——频域（调制器 RC+渡越 × 探测器 τ=RC × TIA 单极点的级联 EO S21，f_-3dB 用几何二分严格求解并回代 |H|=1/√2 校验）； 时域（PAM4 符号间隔抽头 → 三眼 / Q / 链路预算级 BER；高色散用高斯展宽闭式 ⟷ IFFT 时域仿真方法学独立对拍；驱动阶跃 RK4 ⟷ 闭式上升时间对照）。
🔴 吃狗粮抓出的真平台短板（已补齐）：8 通道在 M0 默认环参数下隔离崩溃到 −0.85dB ⇒ 定位出平台旧判据「FSR > 信道跨度」充分非必要（LDA DRC 的 R≥5µm 下 8×4.5nm 会被直接判死），新增平台能力梳齿规避信道规划（m 搜索 + 级联引擎实证） ⇒ m=129 / gap=0.55µm 最坏隔离 39.5dB、drop IL 7.18–7.55dB（更均匀）。
🔴 诚实边界：M0/M1 均属设计预算层（L0 解析器件模型 + A 档闭式/行为级）； M1 的 BER 是光通道预算级闭式估计（golden = 闭式 Q 函数），不含 SerDes/DSP/FEC/均衡/CDR（与 eic_behavioral 的 EIC 电路级排除显式分层）； 接受 SNR 为设计输入假设，另给免假设的「达 KP4 门限所需 SNR」；真实版图 GDS 由 D4 域 photonic_interconnect（复用 wdm_mesh_pnr 的 K×N WDM 网格 P&R）承载； 本卡只报预算；不报 TOPS/TOPS-W/fJ/op；LLM 不进判决路径。
M2（1.6T）：LPO「模块内无 DSP」从免责声明变成设计约束（拿不到级联内码 ⇒ pre-FEC 门限收紧 ⇒ 所需 SNR 上升）；同链路换回 M1 的 100G 档器件即被带宽墙判死； G-OI2 收发器专用真 GDS直出。
M2b（G-OI5）：多通道 CTLE 均衡逐通道取不同值（拉平 + 噪声 penalty）· 热调 mW 口径 · 热串扰 Γ 矩阵 · 工艺偏差良率（闭式 Φ 为 golden）· 封装对准容差。
M3（3.2T / CPO）：400G/lane 带宽墙 ⇒ 行波电极 TWMZM 闭式双极点（虚部须减光相位基准）； CPO 电通道电报闭式 ⟷ 1D FDTD 对拍（√f 律只在 R 主导子带成立，窗外漂移如实披露） + NEXT + PDN 地弹；die↔die 热（两串热阻，与 M2b 热网络互证）+ 闭环热调改代数解 （首版因「热通路算两遍 + 抄错 r_th」发散到 1e88 K）；逐项 mW/W 功耗账 （CPO vs 可插拔同口径）；G-OI6 2.5D 版图签核（光引擎真复用 M2 builder + 电层 DRC + 几何-拓扑 LVS）。
🔴 诚实边界：M0–M4 均属设计预算层（M3 的 2.5D 版图复用它；M4 亦为 A 档闭式/行为级）；电极/总线/热阻/ 版图尺寸为规格锚（公开工艺近似，非 Foundry PDK 真值，T2 锁死）；LVS 是 几何-拓扑一致性核对，非 foundry 电 PDK；FDTD 跑无损电报方程； 功耗账只 mW/W，不报 TOPS / TOPS-W / fJ-op / pJ-bit。
M4（CPO 形态深化 · 热-光-电协同设计空间）：此前热调只在光子 die 内闭环、电通道只管 自己的 S 参数、热致波长偏移从未喂回信道规划 ⇒ M4 把三域接成一条耦合链： 热-光-电耦合链（P_asic → ΔT_photon 16.5 K → Δλ_self 1.676 nm → {信道失谐, 热调功耗}）· 固化点预偏移（CPO 真实工程解 = 把环设定点挪到热平衡温度 25.0→41.5 ℃，残余与补偿功耗同时归零， 代数解）· 热致偏移 ⟷ WDM 信道重规划（首次联立，FSR ∝ λ²）· 封装形态族三域矩阵（CPO / OBO / 可插拔：热 Θ 100× 差 · 电 IL ∝ 总线长 · 光纤耦合，三域互相冲突）· FAU CTE 热-机械失准（实测 118.8 nm ⇒ 0.0068 dB ≪ 装配公差 ⇒ 🔴 CTE 非耦合损耗主因，反直觉）· 三域 Pareto 前沿（共享变量 L，10/10 全非支配 ⇒ 无单一最优）+ 🔴 VπL 诚实断口 （M3 设计点隐含 VπL 0.24 V·cm，比公开 SiP 典型 1.0–2.5 激进 6.25× ⇒ 用公开 VπL + CMOS 摆幅 可行域收缩到 L=6 mm 且 ≠ M3 的 2 mm ⇒ 所谓「带宽墙」部分是「调制效率墙」）。 新增缺口 G-OI7（封装级热-机械-光真值缺失，T2 锁死诚实保留，与 G-OI4 域不同不重复记账）。
🔴 M4 诚实边界：材料 CTE / VπL / 模场半径 / 三形态总线长均为规格锚（公开近似，非 foundry 真值）；三形态热耦合 θ 用几何标度（1/d 远场）非实测封装数据；FAU 对准公差无分布数据、 封装应力/翘曲无实测；三域代价只出 mW / W / K / nm / dB / GHz，不报 TOPS / TOPS-W / fJ-op / pJ-bit。

用 LDA 从零设计一条非易失光子存储（Si 直波导 + GST 相变段 + 双侧微加热线 + 4 电极 pad）， 从单元物理一路做到可排布的阵列版图 + 真 GDSII + 双闸签核。
M0（单元闭式）：核心闭式律 每 π 损耗 IL_π ≡ (10/ln10)·2πk/Δn —— Γ（模场重叠）与器件长度同时约掉；双态对比度跨 4 个独立来源得 28–489 dB （离散 15×）⇒ 一律区间口径。
M1（多电平）：几何无关可行性判据 r = k_a/(k_c−k_a) ≤ 0.198 （同样 Γ 与 L 同约掉）⇒ 设计点 L = 11.01 µm、级间距 6.57%、worst BER 4.78e−14、 4 bit/单元（16 电平）。
M2（热-可靠性）：可非晶化最大膜厚 L_max 双口径（扩散 768–879 nm / 集总 RC 240–272 nm）； 冷却时间 τ_cool ≈ 1.3 ns ≪ 脉冲 ⇒ 冷却不是瓶颈；电学域保持窗口 34/199/1162 s； 🔴 光学域 drift 无直接锚 ⇒ 派生缺口 PM-G7 如实开放。
M3（阵列版图 · 本档）：新增器件原语 PCMCell（端口/锚点/包围盒/DRC/LVS 五处契约同源）， 单元间距 = max(k_iso × L_max, 工艺间隙) ⇒ 热串扰间距成为 binding 约束、pitch 18.05 µm； 1×N 串行总线与 R×C 多总线两种阵列；从最终 GDS 字节独立解码复核 （自写最小 GDSII 记录流解析器，刻意不复用导出器解码路径：层 5 元素数 恰等于单元数、 层 6 恰等于 6×单元数、截断未见 ENDLIB 即拒）；规模档 4/8/16/32 单元 + 4×8 全部 DRC PASS + LVS ACCEPT（0 违规）。
🔴 吃狗粮抓出的框架级真缺陷：placement.port_abs 的组件索引缓存仅以 id() 为键， 同进程多次建阵列时旧对象 GC 后 id 复用 ⇒ 命中陈旧索引 ⇒ 端口偏移静默退回原点 ⇒ 51 处 LVS 假红。 已修：缓存持有对象引用 + 身份校验 + 组件数版本；并把「实例不在 link ⇒ 静默返回原点」改为 raise（拒绝静默回退）。
M4（外设与系统 · 本档）：把阵列接上读出链（T → I_pd → V_TIA → 判决 → BER）、 写驱动（加热线电阻由 M3 几何 × 方阻锚算出）与系统误码预算，并做 2.5D 装配签核。 🔴 存储读出与 oi 高速链本质不同——低频高灵敏：热噪声主导时 SNR ∝ √R_f ⇒ 带宽上界内取最大 R_f； 实测读出灵敏度 P_min = −39.78 dBm（余量 ≈ 9495×）⇒ 读出不是瓶颈； 系统 BER 瓶颈经 PM-G7 结算已翻转为写量化（光学域实测上界锚 ν_T ≤ 3.80e−4 替换电学域跨域代理，两域差 ≈316× ⇒ 主账 BER 3.98e−62 全绿、保持下界 ~10⁷⁴ s；旧口径「瓶颈=drift · 保持 1.7 秒」并报可查不删）； 2.5D 密度瓶颈在电域（EIC pitch 50 µm > PIC pitch 18.05 µm）。
M6b（PM-G2 结算 · 本档）：把 Γ（模场-材料重叠因子）从假设值升级为自研场求解标定—— 四条方法学独立路径：半矢量 collocated 场法（主账 0.08401）/ 全矢量 staggered（独立离散）0.08240 （rel 1.9% ⇒ 换一套离散、值不变）/ 微扰法 0.07708 / 1D 平板（独立维度）0.09269 ⇒ 区间 [0.077, 0.093]； 🔴 计算值不作 golden。结算即抓出跨档断口：L ∝ 1/Γ ⇒ 按标定 Γ 可行窗 [3.559, 9.553] µm、 设计点应为 6.556 µm，而现役版图 11.015 µm 越窗上界 +15.3% ⇒ 读出饿死 ⇒ 登记 PM-G11（开放）并两口径并报；Γ-无关量（每 π 损耗 IL_π / M1 可行性判据 r / 相位域 FOM）现算互等不受影响。
🔴 诚实边界：本卡是设计期签核（版图 + 几何 DRC + LVS + 设计预算），非流片、非实测； DRC 限值是自建设计规则（公开工艺近似，非 foundry PDK deck）；单元插损含 Γ 假设 0.05 （PM-G2 已结算：标定 ≈0.084、区间 [0.077, 0.093]；🔴 版图按假设出图 ⇒ 两口径并报， 标定口径须重标定 = PM-G11 开放）⇒ 一律区间；无电学/热学联仿（焦耳热/热-光动力学属器件级 T1 / 电路级 T2 锁死区）； 规模数字是版图容量（可排布且可签核的单元数），非已制备器件数； 不报 pJ/bit · fJ/op · TOPS · TOPS-W；判决为死标量比对，LLM 不进判决路径。

LDA 的 L6 参考设计：把两条已证积木跨域拼成一台端到端推理加速器—— 第 1 层（光子域）实正交权重 → Reck 三角 MZI 网格物理实现（相邻模耦合 · 可主权 P&R）→ 移相器相位量化后用重构网格真实参与推理；ReLU 在电域（光子对经典光只做线性酉映射）； 第 2 层（电域）走 E3 模拟交叉阵列（DAC 量化 → 参考列法 → ADC 量化）。
核心结果（4 类合成任务 · 固定种子确定性）：数字 golden 测试精度 0.984375 = 混合端到端 0.984375（设计点 6bit 相位 + 8bit DAC/ADC 落差 0 点）； 误差逐项归因（光子层 e1=1.46e-2 ↔ 交叉阵列 e2_iso=2.04e-2）且各自随位数下降； 网格 28 片 MZI · 每模深度 13 · 双口径损耗 31.2/67.2 dB。
这是「用 LDA 设计模拟/光子 AI 加速器」的定义权展示（承接 GPU 命题改写： LDA 的定位是模拟/光子计算加速器设计平台，非数字 GPU——无数字 RTL/PDK 不可行也不该做）。
🔴 本面板为只读案例：固定种子确定性现算 + 缓存秒回（免登录、不跑 P&R/FDTD）； 精度为合成任务链路行为验证，非流片后实测；不报 TOPS/TOPS-W/fJ/op。 判决位由死标量给出，LLM 不进判决路径。

用 LDA 亲手设计的一颗电子计算芯片（电子版的「光子 MZI 网格」）：模拟 矩阵-向量乘（MVM）交叉阵列——行电压 × 交叉点电导 → 列电流求和 → TIA 转电压， 对标模拟 AI 加速器（Mythic 类）同族架构。
E1–E19 全链（18 段里程碑 · 全程在 LDA 内闭环 · 门禁共 430 判据 / 94 道突变探针 · 21 道常驻门禁）：E1 基座（晶体管级 MOSFET 模型 + MNA 电路仿真器 DC/瞬态/AC + 最小计算单元） → E2 参数化 N×M MVM 交叉阵列（ideal TIA / transistor 权重 + 晶体管级 OTA）→ E3 MVM 数据通路 （DAC→阵列→ADC、多层 MLP+ReLU、分块）→ E4 规模对标（至 256×256 = 65536 突触，诚实边界） → E5 平台能力硬化（能力清单 + 双向完备守护门禁）→ E6 版图与几何签核（首次直出真 GDS） → E7 寄生提取与后仿（IR drop / sneak path）→ E8 失配 / 噪声 + 校准层级 → E9 千级阵列规模压力 → E11 器件级内核接线（MOSCAP 1D 自洽泊松 ⟷ 教科书闭式 · 失效边界测绘）→ E12 2D MOS 求解器（短沟道 roll-off / DIBL） → E13 2D 漂移扩散输运（I–V / 亚阈值摆幅） → E14 真 DAC / ADC / 行驱动外设（把「设计链」补成「系统链」） → E15 端到端误差预算链（把 E1–E14 串成一个答案：8×8 实际只有 4.62 位） → E16 权重编程通路（补上「权重怎么写进阵列」这一此前完全不存在的一环： 写-校验 + 写入噪声地板 σ_p/√(α(2−α)) ⇒ 加脉冲数买不到精度） → E17 时序 / 时钟预算链（时间维度上的 E15：五阶段节拍 + 时间按拓扑合成 ⇒ 8×8 每样本 129.565 ns = 7.7181 MSa/s；🔴 N 8→1024 阵列 τ 跨 12556× 而每样本只跨 1.005× ⇒ 规模墙是精度墙、不是速度墙） → E18 列侧共享与架构权衡（补上全仓此前空白的「面积」维度：单列 CDAC 电容面积 128 000 µm² 是整片 64×64 阵列本体（23 302 µm²）的 354.92 倍；🔴 面积-时间乘积守恒 + 保吞吐共享 ⇒ 面积 ∝1/K²（拐点 K*=160）⇒ 全并行 8.2704 mm² → 推荐 30 000 µm²（1/275.68）；🔴 诚实拒绝造腿： kT/C 跌到 8 位需共享度 K≈1.05×10⁵ ⇒ 代价是吞吐不是精度）→ E19 列侧共享的动态代价 （闭合 E18 自点名缺口 · 静态+动态：电荷注入 pedestal 119.04 mV 可校准 · 孔径抖动地板仍 kT/C · 多路开关建立复用 E14 R_on=6.41 Ω ⇒ plain 侵蚀 0.0434% / 保吞吐 K*=160 处 6.944%； 三项在可达共享度内都不是精度墙）。
核心结果：MNA 瞬态 vs 指数闭式 <2e-4；理想 8×8 阵列 <2e-4； 数据通路单层 8bit 0.012；首次直出真 GDS（4×4 = 120 元素 / 936 B）； IR drop N=32 达 27%、sneak 7.26×；校准 L0 1.70% → L2 0.074%； 器件级 V_th 教科书闭式 ⟷ PDE 一致到 2e-4%； 2D 短沟道 DIBL 153.6 mV/V（指数律 R² 0.9986）； 亚阈值摆幅长沟道 68.08 ⟷ 闭式 66.41 mV/dec（SS ≥ 60 是硬下限，不是目标）； 真 R-2R DAC 全码 max|Δ| 0.0265 LSB（NMOS 开关 R_on 6.4 Ω）； 行驱动 R_oc ⇒ 可及规模 N≤20→N≤10（5 Ω）（器件参数反过来限制系统规模）； 权重编程：8×8 有效精度 4.62 → 4.24 位（MLC 6 位）· 5% 预算可及规模 12 → 11 → 6 位「无解」。
E15 全链误差预算：8×8 worst 4.0601% ⇒ 有效精度仅 4.622 位；主导项 N≤8 失配 / N≥16 IR drop（交叉点）；全链 5% 上界 N≤12 ⟷ 仅 IR drop 口径 N≤18。
E18 列侧共享：面积-时间乘积守恒（与共享度 K 无关）· 保吞吐 ⇒ 面积 ∝1/K²（电容项严格 −2）· 拐点 K*=160 · 架构族面积比 63.2× · 读出 = 阵列的 354.92 倍 ⇒ 面积瓶颈不在阵列、在列侧读出。
E19 列侧共享动态代价：电荷注入 pedestal 119.04 mV（11.90% FS）可单点校准（不进预算）· Pelgrom 残差 28.85 µV ≪ kT/C/LSB ⇒ 非墙 · 孔径抖动 σ_v=314.16 µV @100MHz（地板 kT/C · 越界 20.49/1243.4 MHz）· 多路开关 R_on=6.41 Ω（E14 同器件）· plain 侵蚀 0.0434% / 保吞吐 K*=160 6.944% · 动态预算 worst 0.0946% ≈ 10.045 位。
🔴 本面板为只读案例（零重计算、免登录、不跑仿真、零外部 SPICE 引擎）； 全部为设计期验证，非流片后实测；晶体管参数为公开典型量级占位（非 PDK）； 不报任何 TOPS / TOPS-W 能效或吞吐指标。判决位由死标量给出，LLM 不进判决路径。

用 LDA 从零设计一枚 微环折射率传感器：选架构 → 调环半径 / 品质因数 / 待测 Δn → 读指标 → 看 GDS/DRC/LVS 签核 → 看征程报告。
🔵 只读 · 免登录 · 零重计算：数字全部由闭式物理律现算（微环 FSR = λ²/(n_g·2πR)、线宽 = λ/Q、谐振位移 Δλ = S·Δn、LOD_real = √(LOD_elec²+LOD_temp²)）+ 参考常量（架构 n_eff/Γ/n_g/S 取自 PS-M3 HF 闭式，已有限差分验证；集成预算取自 PS-M6）⇒ 微秒级、无 DoS 面。
🔵 口径：判决恒为 DESIGN_BUDGET（设计预算），非流片实测签核；架构为设计示例几何（SOI 平板 220 nm / 水包层 @1550 nm）；LOD_real 受 温漂主导 ⇒ 真实器件须温控 / referencing。LLM 不进判决路径。

用 LDA 从零设计一枚量子传感器芯片——两条腿：腿 A · NV 色心磁力计（光-自旋-磁 · 室温） 与 腿 B · 超导 SQUID 磁力计（电-磁通 · 4 K），从自旋/约瑟夫森物理反解到 器件本体 → 阵列/集成 → 闭环标定 → 噪声优化全链机器校验（九档征程）。
🔵 只读 · 免登录 · 零重计算：数字全部由闭式算术（散粒极限灵敏度 η=ħ/(gμB)·√2/(C·√(n_ph·T2*))、Zeeman 分裂 Δf=2γ_eB、优化收益比）+ 参考常量 （各档建模值，与 qs_m0…qs_m7 现算值逐位对拍）⇒ 微秒级、无 DoS 面。
🔵 口径：判决恒为 DESIGN_BUDGET（设计预算 / 建模值），非流片实测签核； 灵敏度统一 η = δB·√T（T/√Hz，禁与线宽受限 LOD 混比）；蓝图 §3 的国际 SOTA 数字为 公开文献值，仅作对标准星，不宣称「已达国际水平」、不报 fabricated 能效； 零量子 SDK（不依赖 Qiskit/Cirq/PennyLane/QuTiP）。LLM 不进判决路径。

用 LDA 从零设计的一颗光子计算 SoC 整芯片：光子核 + 电子外设 + 光 IO + 封装光源 + 标定环， 在同一份主权 GDS内协同集成，机器核验集成度 C1–C9 全绿（S0–S5-ext + G6）。
三大杠杆：多核 array tiling（N=8 M=4 = 16 核，阵列 DRC 0 违规）· WDM 多 λ 复用（100GHz ITU 致密栅格 0.8nm，规避网格色散）· 时间复用调度 TDM（K 帧 Haar 酉，重配置相位变更计数）。
🔴 本面板为只读案例（零重计算、免登录、不跑仿真、零外部光学 SDK）； 全部为设计&验证能力证明，非流片后实测；规模数字是设计容量，非已制备器件数； 不报任何 fabricated 能效数字；`signoff_ready=True` 仅代表主权自洽可制造性就绪，非真实 foundry tape-out 授权。 判决位由死标量给出，LLM 不进判决路径。

用 LDA 走完超导 transmon QPU 的物理比特层（L2）四档征程：物理错误模型 → 两比特 CR 门 → 色散读出链 + 串扰 → QPU 误差预算集成 + 拓扑↔表面码对接， 并把 J1↔J2 复利闭环接通——J2 给出真实物理错误率 p_phys， 注入 J1 表面码阈值标度（p_L=A·(p/p_th)^(d+1)/2）； 反之 J1 阈值 p_th≈1% 成为 J2 门设计的保真度硬指标。
🔵 只读 · 免登录 · 零重计算：数字全部由闭式算术现算 （退相干极限 F=(3+2e^−t/T2+e^−t/T1)/6、CR 有效模型 g_CR=2J²Δ/(α²−Δ²)、读出 SNR=2χ√(n̄ηt_m/(κ(1+2N_amp)))、 残余 ZZ (4/5)sin²(ζt/2)、方阵 Laplacian 谱定理 λ₂=2−2cos(π/max)） ⇒ 微秒级、无 DoS 面、不进重端点护栏。
🔵 分工：与 S 分支「超导量子计算芯片」案例（器件/版图层：真 GDS · DRC/LVS · 频率避撞） 互补不重复——本卡在物理比特层（门错误率 / 读出误判 / 误差预算 / 拓扑谱不变量）。
🔵 口径：判决恒为 DESIGN_BUDGET（设计预算 / 建模值），非流片后实测签核； 参数为设计示例量级（非任何 foundry 的 PDK deck）；零量子 SDK （不依赖 Qiskit/Cirq/PennyLane/QuTiP）；LLM 不进判决路径。

用 LDA 走完量子测控与读出闭环层（L3）四档征程：时域驱动脉冲（Rabi 幅度/时长定标） → DRAG 泄漏抑制 → 门保真标定（unitarity 二阶纯度衰减，分离相干/非相干误差） → 读出链（IQ 解调 + 分配矩阵 + Purcell 滤波） → 低温电子学（Caves 极限 + Friis 级联） + 测控闭环总装（脉冲→门→读出→反馈→参数回写）。
🔵 只读 · 免登录 · 零重计算：数字全部由闭式算术现算 （Rabi P₁=(Ω²/Ω_R²)sin²(Ω_R t/2)、三能级泄漏三角法精确谱、去极化纯度 P=(1+e^−2Γt)/2、Purcell S=1/|S21|²、分布式噪声 n_add=(η/g)(1−e^−gL)） ⇒ 微秒级、无 DoS 面、不进重端点护栏。
🔵 分工：与 J2「超导 transmon QPU 物理比特层」案例（物理比特层 L2：退相干门错误 / QPU 误差预算） 互补不重复——本卡在控制层 L3（脉冲怎么打 / 门保真怎么标 / 读出怎么判 / 参数怎么回写 / 低温噪声）。
🔵 口径：判决恒为 DESIGN_BUDGET（设计预算 / 建模值），非流片后实测签核； 参数为设计示例量级；零量子 SDK（不依赖 Qiskit/Cirq/PennyLane/QuTiP）； LLM 不进判决路径。

用 LDA 走完量子传感系统集成层（L4）四档征程：多参数 NV 交叉灵敏度解耦（B515） → 芯片级 OPM 微型化 → 单芯片集成预算 → 低温布线热负载（B518） → 系统总装签核。
🔵 只读 · 免登录 · 零重计算：数字全部由闭式算术现算 （Cramer 行列式展开 τ̂ / Wiedemann–Franz 有理积分 Q / dB 比值 / 弛豫求和） ⇒ 微秒级、无 DoS 面、不进重端点护栏。
🔵 分工：与 QS 量子传感器件案例（器件级三腿灵敏度）互补不重复—— 本卡在系统层 L4（多参数解耦可用性 / 微型化代价 / 集成隔离度 / 热负载预算）。
🔵 诚实边界：M1/M2 两档锚净增 0 如实登记（候选物理量经实 grep 逐条被既有锚占用）； 判决恒为 DESIGN_BUDGET，非流片实测；零量子 SDK；LLM 不进判决路径。

用 LDA 走完量子网络链路层（L5）五档征程：纠缠分发保真（B519） → 源不可分辨性 / HOM 可见度（B520） → 量子中继产出与吞吐（B521） → 微波-光换能效率 η（B522） → 量子-经典接口（净增 0）。
🔵 首次引入「公里级距离」维度：1550 nm / 0.2 dB/km ⇒ 100 km 透射 1% —— 这正是量子中继存在的物理理由。
🔵 只读 · 免登录 · 零重计算：数字全部由闭式算术现算 （对数衰减 / Werner 闭式 / 高斯重叠 / 三态卷积闭式 / 复留数侧带 / CPMG 指数和） ⇒ 微秒级、无 DoS 面、不进重端点护栏。
🔵 分工：与 J4 量子传感系统集成案例（器件→系统）互补不重复—— 本卡在网络链路层 L5（损耗 / 保真 / 速率 / 换能 / 定时）。
🔵 诚实边界：M4 经典接口锚净增 0 如实登记（三证据否决：洛伦兹尾部慢收敛 / 高斯谱积分精确 / Simpson 振荡非单调）；判决恒为 DESIGN_BUDGET，非流片实测； 零量子 SDK；LLM 不进判决路径。

蓝图 v2 新域 D1 光-量异质集成：把「单节点换能」推进到「多模阵列 + 低温共集成」， 并当场承认两条章程锚立不住。
🔵 两个真锚：B523 多模换能阵列平均孔径截断效率 γ̄（erf 闭式 ⇄ 限窗复合 Simpson · O(h⁴)）· B524 Kapitza 界面热导 h_K（DMM + 低温 Debye 闭式 ⇄ 内能温度中心差商 · O(ε²)）。
🔵 两条负结果（如实同屏，不藏）：M1 异质界面损耗 —— Fresnel 反射 / Beer–Lambert 吸收 均已被既有锚 100% 覆盖（连候选方法都对得上）⇒ 参数化扩展，不立新锚； M2 封装级耦合容差 —— 良率只是既有单通道耦合律的统计包装（派生量）， MC 跨种子最坏达不到余量要求、限窗 Simpson 又与 M0 双重同族 ⇒ 不立新锚。
🔵 只读 · 免登录 · 零重计算：数字全部由闭式算术现算（erf 差 / DMM 比值 / Debye 四次幂 / 声子通量加权）⇒ 微秒级、无 DoS 面、不进重端点护栏。
🔵 诚实边界：θ_D / v / n 为 Al / Si 手册量级设计示例（非 foundry 标定、 非实测 Kapitza 数据）；模型为 DMM + 声学 Debye + 单支平均声速； 判决恒为 DESIGN_BUDGET，非流片实测；LLM 不进判决路径。

蓝图 v2 新域 D2 QEC 码族：先体检后落锚 —— 只把唯一可锚的那一个落成真锚， 其余四类当场判「不可锚」并机器化。
🔵 一个真锚：B525 退极化信道 hashing / coherent-information 界 I_c(p)=1−H₂(p)−p·log₂3（精确闭式 ⇄ 对数积分表示 + 复合 Simpson · 残差真截断 O(h⁴)）。
🔵 四类负结果（如实同屏，不藏）： ① 精确整数开销（n/k / (2d−1)² / T 计数 / 深度 / 4^g） ⇒ 任何独立算法同值 ⇒ resid ≡ 0； ② 拟合阈值参数（各族 p_th / A 来自文献拟合或 MC 标定）⇒ 无闭式 golden； ③ 离散 argmin 比较（「哪个族更省」输出是族标签）⇒ 与整数同类； ④ GV 界与 hashing 界同函数（四点差恒 0.0）⇒ 同式异写。
🔵 可行性分界：p_phys ≥ p_th ⇒ 该族在此噪声下不可用 ⇒ d* < 0 （不是 0、不是 inf）—— 下图把参考族 d*(p_phys) 曲线与分界一起画出。
🔵 只读 · 免登录 · 零重计算：数字全部由闭式算术现算（对数反解 / 二元熵 / 整数组合） ⇒ 微秒级、无 DoS 面、不进重端点护栏。
🔵 诚实边界：各族 (A, p_th) 为文献拟合/示意量级（非平台实测）； 判决恒为 DESIGN_BUDGET，非流片实测；不宣称支持 LDPC / 色码 / 拓扑码阈值预测； LLM 不进判决路径。

把量子赛道蓝图 v1 的六层聚合成一屏入口： Layer 0 器件与相位（QS-M*） → J1 量子纠错（逻辑比特） → J2 超导 Transmon 处理器（物理比特） → J3 测控与读出 → J4 传感系统集成 → J5 量子网络与接口。
🔵 每层给出：锚数 · 严格独立数 · 专属门禁覆盖（L2）· 多重覆盖（L3）· 门禁名与判据数。
🔵 只读 · 免登录 · 零重计算：数字全部由受跟踪台账聚合 （anchor_gate_coverage.json + verification_report.json）， 不 import 任何求解器 ⇒ 微秒级、无 DoS 面、不进重端点护栏。
🔵 为什么"复利"：下层锚是上层锚的输入（器件 → 门保真 → 纠错阈值 → 网络保真）， 跨档复用关系已由 cross_stage_constants.json 机器登记并加锁。
🔵 诚实边界：判决恒为 ACCEPT（设计期签核），非流片实测； 参数为设计示例量级；规模数字为版图容量；不报 TOPS / fJ-op / 能效； 全账本仍有 415 锚仅有统一判决（已机器登记，不粉饰）。

用 LDA 走完量子赛道逻辑比特层（L1）五档征程：阈值标度（B497） → 解码器 · MWPM / 自主 Union-Find（B498/B499） → 综合征提取 · 旗比特钩错（B500/B501） → 容错逻辑门 · transversal CNOT / lattice surgery（B502/B503） → 端到端累计失效与逻辑错误面积（B504/B505）。
🔵 量子赛道蓝图 v1 的起点层：J1（逻辑比特）是量子赛道六层复利链的第一层， 也是「物理比特 → 逻辑比特」的唯一路径。
🔵 只读 · 免登录 · 零重计算：数字全部由闭式算术现算 （症候权重闭式 / 旗比特占比 / erf² 关联 / exp 积分预算链 / 资源计数 2d²−1） ⇒ 微秒级、无 DoS 面、不进重端点护栏。
🔵 分工：与 J2 超导 Transmon QPU 案例（物理比特层 L2）互补不重复—— 本卡在逻辑比特层 L1（阈值 / 解码 / 容错门）；解码器内核正确性由 run_j1_qec_smoke（MWPM ↔ 自主 Union-Find 位级对拍）单独守护。
🔵 诚实边界：判决恒为 DESIGN_BUDGET，非流片实测；参数为设计示例量级； 零量子 SDK（不依赖 Qiskit/Cirq/PennyLane/QuTiP）；LLM 不进判决路径。